• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 疑惑求助--------区域约束失败

疑惑求助--------区域约束失败

录入:edatop.com     点击:
针对BGA做了区域约束,区域约束选择的是ALL,可是在布线时,底层走线进入区域时线宽未变为区域约束的线宽值,顶层走线可以自动改变线宽。很是疑惑,我明明设置的区域约束是all啊,为什么bottom层走线进入区域没有效果,然后打个VIA进入TOP层区域约束就起作用了?真的很疑惑!还有个疑惑是:区域约束的级别是高于线宽约束(针对电源线等特殊线进行了线宽约束)的吧?

你是不是只把区域画到顶层了,要画到all才可以对所有层起作用

如图,约束规则是从小至上覆盖的,图中所示为region约束高于net高于Physical Constraint Set。至于你底部约束无效,估计就是楼上说的那样,约束选错了,要选择All。你自己确认下吧

谢谢你的回复,我是按照您图上的方法添加的区域约束,目前就是BOTTOM层走线进入该区域,约束不起作用,如果打个VIA到top就起作用了,还没解决,不知道还有没有什么地方我没考虑到的,请指导一下,谢谢啊!

我是选择的all啊,通过图层我也检查了top和bottom层是有我设置constraint 的!好像bottom层没起作用,请大侠再指点一下啊

问题解决了,就是把原来的bottom的区域约束删除了,重新添加了区域约束,就好了。真是奇怪了

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:allegro元件类型可以对应多个元件封装吗?
下一篇:Cadence 16.6问题

PCB设计培训课程推荐详情>>

  网站地图