• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > Allegro中限高区域的设置?

Allegro中限高区域的设置?

录入:edatop.com     点击:
请问怎么在Allegro中设置元件高度限制的区域啊,比如板子上部分区域摆放的元件不能超过3mm,能不能在约束规则中设置,当摆放的元件低于3mm时,DRC不会报错;但摆放的元件高度超过3mm时,DRC就立即报错。
之前也请教过别人,说是利用shape在Package keepout层添加需要设置限高的区域,然后给该shape的Package_height_max赋值,但这样做无论摆放进该区域的元件高度如何,都会报DRC错误,而不是超过设置值才报错。
请高手指点一二。

如果你要设置高度,那么你的封装里面必须有高度这一项 要不 也没什么意义

这当然....

很简单,在你想限高的区域画个shape   画在packagekeepou的顶层或者底层(根据需要),然后SETUP---AREAS-----PACKAGE HEIGHT  然后你很明显可以看的右边的图片提示,就是在垂直于你板子的方向,从MIN到MAX   heigh区域内是不能有东西的,其实就是把平面的禁止布局变为竖直方向了。
如果你像设置器件在3mm以内,你就把限高区域的MIN填为3mm,如果你像在3到5mm高度内无器件,min就是3mm,max就是5mm。看图很清晰的
或者你用edit  property 命令编辑当前shape  也可以设置这个参数的

非常感谢您的详细解释,我明白了,我之前设置的Package Keepout的Shape限制项一直是Package_Height_max,并没有设置Package_height_min。
我是这样想的,我在此限制区域允许摆放的元件最大高度是3mm,想当然的就要设置Package_height_max=3mm了。呵呵

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:为什么在pcb editor中当move一些元件时,net线会不见了?
下一篇:如何将原理图导出autoCAD格式?

PCB设计培训课程推荐详情>>

  网站地图