- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
大家来帮我看看这个问题
录入：edatop.com 点击：
如图；这是两对PCIE的差分线，我对他们的间隔约束都是6mil，不过现在他们的时间间隔都是6.5mil，很奇怪的是，为什么有一个出现的错误呢，错误如图所示，帮帮我吧
上面打错字了，不是时间间隔，而是 实际的间隔
感觉你线不平行 不是45度或者有断接的地方
你板子上设置差分对外间距是不是6.5?
你在管理器中，看空间设置选项就行了
最近见过几个类似的问题，应该都是差分对设置不正确所致。
其实很奇怪，不知道是不是软件的问题，当我关掉软件，在保存的情况下重新打开，错误居然自动消失了，太诡异了
也不排除这种可能。最好附上文件，其他人可以参详下。
你在管理器中，看空间设置选项就行了
给他们设置一个(Diffp_min_space跟Diffp_primary_gap)应该就不会产生这个问题了
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：原理图 隐藏标号问题
下一篇：PCB上空的地方为何要铺铜
