- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DDR还是不会分组啊
录入：edatop.com 点击：
不知道哪些是数据线、哪些是地址线、还有时钟之类的又怎么分啊
原理图规范的话网络名就可以分啊！下载芯片手册吧，管脚定义就可以看,数据线每10根尽量走在同一层
(D0~D7,LDM,LDQS),(D8~D15,UDM,UDQS ) 时钟即clk（ck ck#）地址线是(A0-A12)还有参考电压vref其它的就是，片选，行选等控制信号了，总之看芯片手册吧！个人理解，你可以借鉴下……
对的，下载芯片资料就OK啦
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：在allegro中如何设置一对差分线的via之间间距？
下一篇：关于Cadence 16.3每次重启，没有LICENCE的问题处理
