• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 求助:cadence 15.7 生成网表出错

求助:cadence 15.7 生成网表出错

录入:edatop.com     点击:
之前一直用的AD,最近在学 CADENCE,线路图画好以后,生成网络表的时候出状况,提示:#1 Error   [ALG0031] Pin number missing from Pin "1" of Package CAP , C2: SCHEMATIC1, vcc (3.40, 2.90). All pins should be numbered.
#2 Error   [ALG0031] Pin number missing from Pin "2" of Package CAP , C2: SCHEMATIC1, vcc (3.40, 2.90). All pins should be numbered.
#3 Error   [ALG0031] Pin number missing from Pin "1" of Package R , R1: SCHEMATIC1, vcc (3.10, 2.50). All pins should be numbered.
#4 Error   [ALG0031] Pin number missing from Pin "2" of Package R , R1: SCHEMATIC1, vcc (3.10, 2.50). All pins should be numbered.
   因为跟之前AD的流程不同,感觉很棘手,我想弄明白几个问题:
1、这个软件是不是没有自带的PCB封装库?也就是说必须自己创建封装?
2、如果是,如何导入,是否需要载入原理图设计环境?
3、因为这个软件的SCH和PCB模块是单独的,一时有点无从下手了,是不是我在PCB里面创建的封装会直接导致SCH模块也有相应变化?也就是说如果PCB模块找不到相应的封装,SCH模块生成网表就会报错?
是否有大侠指点一下,多谢了!

怎么都没人理我

检查一下C2还有R1的pin脚吧,你的footprint跟这两个原件没有对应起来。
cadence是没有自带footprint库的,所有的都需呀自己建。
导入库需要再cadence里面设置,setup,user preference里面找找吧,或者去看于博士的视频,里面有介绍。
PCB封装库建立起来之后,原理图只会根据在footprint里面对应的名字去找PCB封装,如果名字不对,那么PCB就无法对应。你可以导入netlist之后去place里面看,到底是哪一个原件封装与问题。
不知道有没有帮到你。

原理图里面所有的管脚要有管脚号,即pin number

1\有自带的原理库
2、设置库路径就可以了。
3、封装库的名字要跟原理图一样才能导入,否则会出现你上面的报错!

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:IO缩放怎么设置成以鼠标位置为中心?
下一篇:allegro如何测量板子上某个原件的高度?

PCB设计培训课程推荐详情>>

  网站地图