• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > match group设置问题

match group设置问题

录入:edatop.com     点击:
约束要求:
数据线和时钟线做tolerance为20mil的相对延迟约束;地址线和时钟线做tolerance为50mil的相对延迟约束。
问题描述:
当我先把数据线和时钟线的约束做好,数据组的match group生成好了,包含了时钟线的管脚对;
我再对地址线和时钟线做同样操作后,地址组的match group生成好了,包含了时钟线的管脚对,但问题是,这个时候数据组的match group中没有时钟线的管脚对。
请教高手,怎么才能实现时钟线在数据组和地址组的相对延迟约束?类似这个问题:http://www.eda365.com/forum.php?mod=viewthread&tid=13672

没这样分组过,一般数据一组,地址一组,时钟略长于地址

可以让数据和地址一起等长不就可以了

数据组不是用DQS控制吗,把DQS和时钟单独做一个match group,以时钟控制DQS,DQS控制数据(数据由DQ0~7、DM、DQSN/P组成),组内等长

4楼正解

这样的话DQS将会同时出现在时钟的match group和数据线的match group。跟我提的问题的实质是一样。请教下具体如何设置,还有对应的用版本。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Constraint Manager 中Routing下面的子项的不同意义
下一篇:怎么添加过孔啊

PCB设计培训课程推荐详情>>

  网站地图