- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
Capture CIS删除一个元件后自动编号，导入网表到allegro出现DRC
录入：edatop.com 点击：
例如我画了10个电阻，编号为R1~R10，allegro里面已经画好连线了，然后在原理图把R5给删除了。
过会我增加点电路，放置电阻的时候，发现电阻自动编号R11，而不是空着的R5。
这时候我不想元件目录上面出现R4跳到R6，少序号的情况。
于是重新自动编号，然后导入网表，原先的R7变成了R6，占用了原先R6的位置，然后就提示DRC错误了。
请问这种情况怎么处理。谢谢。
过会我增加点电路，放置电阻的时候，发现电阻自动编号R11，而不是空着的R5。
这时候我不想元件目录上面出现R4跳到R6，少序号的情况。
于是重新自动编号，然后导入网表，原先的R7变成了R6，占用了原先R6的位置，然后就提示DRC错误了。
请问这种情况怎么处理。谢谢。
顶起来。元件编号删除一个，其它全部要改过，确实很麻烦。
LZ不会反标么?
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：请教创建ECSET后，无法设置为TEMPLATE
下一篇：求助，allegro 生成钻孔符号表的字特别小，怎么办？
