- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请教创建ECSET后，无法设置为TEMPLATE
录入：edatop.com 点击：
DDR2控制类总线，在SIGXPLORER中设置好后，schedule为template,verify schedule为YES 保存后，UPDATE CONSTRAINT MANAGER 出线下面的提示：
Date/Time: Thu Jun 27 14:10:58 2013
Net HI3515_CORE_V1##0 WE#_DDR2 schedule has a user defined override so will not be updated
Verify Schedule: VERIFY
Date/Time: Thu Jun 27 14:10:58 2013
Net HI3515_CORE_V1##0 WE#_DDR2 schedule has a user defined override so will not be updated
Verify Schedule: VERIFY
约束管理器中也出现schedule 为userdefined 其他地址线数据线等都正常。
请问是什么情况?可以怎样更改?
Date/Time: Thu Jun 27 14:10:58 2013
Net HI3515_CORE_V1##0 WE#_DDR2 schedule has a user defined override so will not be updated
Verify Schedule: VERIFY
Date/Time: Thu Jun 27 14:10:58 2013
Net HI3515_CORE_V1##0 WE#_DDR2 schedule has a user defined override so will not be updated
Verify Schedule: VERIFY
约束管理器中也出现schedule 为userdefined 其他地址线数据线等都正常。
请问是什么情况?可以怎样更改?
有人知道吗?无法从SIGXPLOR无法根新到PCB，提示has a user defined override so will not be updated
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：关于allegro 的database check的相关问题讨论
下一篇：Capture CIS删除一个元件后自动编号，导入网表到allegro出现DRC
