- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
cadence画板时怎么样才能考虑时序的问题？
录入：edatop.com 点击：
我前两天看于博士的视频时上面说要考虑：时序部分?但是我查了好多资料也没讲清到底是怎么考虑的。
我自己分析了一下：时序是由原理图设计的时候考虑的，由原理图工程师进行时序控制，我们主要考虑的就是电源上的电容尽量摆放的更合理（回路短，线程短）是不是这样的！
我自己分析了一下：时序是由原理图设计的时候考虑的，由原理图工程师进行时序控制，我们主要考虑的就是电源上的电容尽量摆放的更合理（回路短，线程短）是不是这样的！
时序确实是原理上确定的，但是pcb上要考虑到对走线的要求，比如做等长设置，等长的作用就是对信号延迟的要求，直接影响到做成实物的时序要求问题。
时序在硬件设计上基本可以确定 需要的是PCB设计不要给时序带来额外的影响因素，等长只是调节手段，软件或者硬件设计可以搞定的 一般不会需要PCB调整什么
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：allegro 中叠孔stack via的设置与使用问题
下一篇：ALLEGRO 16.5版本 同网络的shape上VIA为何不可移动？在哪里设置？
