capture去非法字符的办法：比如skill或者其他 程序神马的

      各位大大，有没有方法可以自动修改capture里面的非法字符使其能正常生产allegro文件夹的网表呢，第三方网表的就不要了，偶就是想产生个第一方网表，但是又不想一个个滴去修改原理图里面的非法字符。
小女子先谢谢咯，简而言之只是要产生下图的网表简单些，公司的硬件工程师不是特别规范

这个问题问得太深奥了，好像有一个SKILL可以解决。
把别的工程师做的原理图，修正一下你说的不规范的地方就好了，

就是因为他们硬件的错误太多，不愿意一个个修改才选择第三方网表的，但是第三方产生的网表又不能与allegro 交互

我是没方法，不过我是基本不会去处理这种原理图上的问题，因为我不会去“惯着”那些硬件工程师，原理图来后先到出网表，导不出，给他们指出问题在哪就让他们自己改去，改到能导出为止，原则上是自己不会去动原理图分毫。他们改多了改烦了，后面想让我帮他们画板就自己会把原理图设计规范，这对大家都有好处，也能从根本去掉很多问题。

嗯，原则上是这样滴，但是我现在的问题是：用第三方可以导出网表来，第一方就导不出来，so 硬件工程师就不会修改原理图咯，但是自己想用第一方导网表，交互功能可以方便布局，处理走线，电源神马的
所以偶是想这样子，如果有办法可以用第一方产生网表，用交互功能完成板子，最后为了验证原理图的网表没有错误，再导一次第三方网表进去检查。然后才是产生gerber

都是不规范才会这样！

我找到办法了

什么办法，分享一下啥。

什么办法呀?分享一下咯，是skill么?

我也想知道方法