- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
第三方网表PIN脚数量不对应可正常导入
录入：edatop.com 点击：
公司项目较多，部分Layout是外包的形式给专业Layout制作。最近出现一个奇怪的问题，原理图的脚数和PCB封装对应不上，因本人一直用的第一方网表，觉得此问题不可思议，Allegro会自动检查脚对应问题，从来没遇到脚数不对应任然可以正常导入的情况。后经验证，第三方网表如果原理图脚比PCB封装少，导入网表不会检测到多余的PCB管脚；若原理图符号脚数比PCB封装多，在原理图中未使用多余管脚的情况下，网表也是可以正常导入的。原因是，第三方网表只记录使用过的管脚，并没有对整个器件的脚数做描述，顾无法检测脚不对应问题。
能用第一方还是用第一方的好，能交互也更严谨！避免不必要的错误
能用第一方还是用第一方的好，能交互也更严谨！避免不必要的错误
这个应该经常会遇到吧，因为你画原理图的时候有些引脚是隐藏的，所以你看到的实际的管脚数就比pcb中的要少，当然，如果你的原理图管脚比pcb多，如果那个管脚不用自然也是没什么问题的，如果使用了那导入网表的时候肯定就会报封装的错误，第一方网表自然会比第三方的要严谨一些！
第一方严谨，第三方灵活
第一方网标器件增加NC属性能做到原理图符号比封装的脚少；第三方则不用任何的修改即可实现。我遇到的问题是，一个器件有SOP封装和DFN封装，脚数量不同，但是，原理画的是SOP，pcb里面确是DFN，因为原理图的脚少了，所以第三方网表并没有报错。
这样的确实是很容易出问题，能尽量用第一方网表就尽量用第一方的，用第三方的话就需要多留意一些！
各有千秋
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：PADS输出asc文件是出现的问题，请看图片！这是什么问题
下一篇：请教关于cadence阻抗设置问题：请大家指点，谢谢！
