四颗并排放的DDR芯片，COMM&CONTRL线如何调等长

做过跟你很类似的拓扑，一驱四的DDR2，2级T型分支。
跑不起来有很多的原因，你不能就这么认为就是拓扑不对。
DDR的电源设计，VREF的处理，VTT的处理，clk/dqs/dq/add的等长控制，这些都有可能出问题。
对照着datasheet好好分析下。

这是DDR2还是DDR3，DDR2要用T型结构，RAM正反贴会好走一些~
DDR3可使用fly-by结构，较为简单一些

是DDR2,我之前就是芯片正反面摆放走线的，T型，可是将程序烧到板中后，DDR跑不起来

地址、控制线，在分支点后，两端线需要做等长，并把短接电阻放到分支点点附近。

DDR2已经很纯熟了~
你看你等长设置有没有问题，
我看你的地址线那么长，数据线怎么这么短~

由于受到板子大小的限制，要求芯片靠的很近，没办法在硬件的基础上调等长，是否可以利用软体去匹配长度?还是只能在硬件的基础上调等长，否则DDR就不能工作?

总结还是硬件控制器与软件做的差，PCB板厂的阻抗控制也很关键。全志的A10.A20.现在4层板跑480MCLK频率都很稳定。

左边两颗中间小T 右边两颗中间小T   小T与小T中间加大T接地址控制。一般是这样等长的。如果不是结构限制，正反贴也是很好的。

请问这个问题解决了吗?我也很纳闷。

顶一个

顶一个

頂一下