- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
约束规则里设置好的过孔，为什么布线的时候显示无可用过孔？
录入：edatop.com 点击：
大家看一下，我设置的过孔对不对?
打孔试试。有时你看着没孔。但你打孔时，孔就出来了。我碰到了一种情况就是你设置了好几种孔，打孔的时候就没你要的孔。纠结。
能在物理约束规则中添加进去，按理说是在走线时会显示，我看是你的VIA路径有问题，看到有中文名，小编再仔细看一下吧。
打孔有孔，但是我想控制要哪种孔，不然就白设置了。默认的是VIA8_16的，不知道为什么?
你好，谢谢你的提示，但是我试过了，还是没有?不知原因，纠结中
VIA列表最前面一项是默认的，可根据情况更改；
你的8-16的孔选择放在了前面，他优先选择这个孔，你最好把那个8-16的放在后面或在规则中去掉
第一张图中貌似你没有开始拉线Netname沒有，只有在你拉线过程中，要打孔时才会让你选孔
LS正解,因为你还没有走线 软件不知道你要拉那根线,肯定没法给出过孔
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：我用ORCAD画电路图，怎么右下角没有显示标题栏？
下一篇：请问一下如何在cadence中输出 4FILM_SETUP.txt 这样的文件啊
