- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro concept hdl 设计线路图 检查出错
录入：edatop.com 点击：
大家好，本人学习allegro concept hdl设计线路图，用两个简单的元件设计了一个线路图，元件只有两个脚，对接而已，用 tool/package utilities/electrical rules check 检查总是出错，说是有两个error可是怎么也找不到哪里的问题，有没有高手能帮忙解答呀，在线等。
你把错误贴出来
先file//export physical后才能做这个检查！
谢谢你 问题解决了，还有个问题请教
我发现我在查询器件的时候，ctrl+f，只能查询net，不能查询元件的location，不知道怎么操作才能搜索器件的location呢，例如我要搜 R1
新版本16.5中 搜R1就在搜索里填入R1啊，随便搜什么都行
老版本可能是ctrl+f在value中填入R1
望眼镜那里选parts
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：求助，我看到别人的单面板布线都是shape的形式，不是line，有什么简便的方法吗？
下一篇：candence 16.5 user preferences editor setup 总自动更改问题，求解决方法
