- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
关于负片网格铜的问题
录入：edatop.com 点击：
最近在设计PCB刚柔结合板的时候，发现一个很致命的问题，PCB板一共六层 中间两层作为柔板层，在柔性部分为了解决成本并保持柔软度因此铺设网格铜皮，在刚性部分仍旧铺设同属性的实心铜皮，网格铜皮和实心铜皮不能合并，此铜皮在负片，在刚柔结合的部分有网格铜皮和实心铜皮重叠的部分，问题就是在这个重叠部分我打了两个不属于此铜皮属性过孔，奇怪就在这个时候网格铜皮不避让，也没有报错，PCB板无从查出问题，先板子已经生产，发现短路，请问有没有高手解释一下这个问题的原因，我也做过实验，如果把重合部分的实心铜皮删除，就会报错，但是报错是报的正片的错误。
你如果铺的是静态铜皮就不会自动避让过孔了。
肯定是动态的啊
小编这个问题很有意思。
首先，我想确认下，小编这层是否使用负片。
其二，板子所使用的过孔是否已经正确设置了thermal relief和anti pad。
最后，小编这种铜皮重合的做法不是很常规，而allegro负片的DRC check做得不是很完整，很容易悲剧。
楼上说的前面两点这个肯定是没问题的 我觉得就是铜皮重合的问题 但是我就是搞不懂为什么删掉铜皮会出现正片规则的错误
所有的问题都查过 包括负片 厂商误判孔属性 铜皮的动静状态这些都排查了
孔也当然没问题 一直都是这样的孔 公司库里面的 我觉得有可能是ALLEGRO的一个BUG
求解高手啊
原则只有一个，如果你公司使用负片不是非常非常成熟 就不要用，虽然负片的确有优势，但是不管是自己，还是软件，相比于正片都更容易出问题。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：cadence16.6+pads9.4无法用skill load 转allegro文件至pads
下一篇：allegro 16.3打开另一16.3设计的brd文件总是报如图
