- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DDR布线困扰
录入：edatop.com 点击：
新手一名，由于之前做过的DDR不多，看过很多资料但是各种版本都有，现在有一个板子因为管脚空间关系，将data 线分为了两组走在不同层，中间有两层平面隔离，但是地址线，控制线，和clk线在布线时有些疑惑，我目前是地址线走在一层，clk线和控制线，以及一些命令线走在另外一层，不知道这种的做法是否可行的?请坛子里各位高手们指点一下迷津?
data部分的九根线（data+dm）最好是走在一起并在高速层，如果频率低还好，频率很高，信号速度会不一样，clk可单独走在高速层就可以，至于剩下的control、comand、address不用走在一层，但是保证是高速层.这是我的一些走法，希望能帮到你.
我的data线分成了D0-D7+DQS+DM,一组，D8-D15+DQS+DM1一组，但是这两组是走在两层
可以走两层
谢谢大家分享，可以讨论多学习啦
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：allegro输出钻孔表中椭圆孔的问题
下一篇：如果走线已经走好，在不删除走线的前提下，要在走线中间添加连接的器件，如何实现？
