- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
你们都是这么跑等长的?
高速信号 对trace的长度有要求, layout之后要检查是否符合spec,想知道你们都是怎么跑等长的?
PS: Net很多 一条一条量不现实
有约束规则的,怎么约束,论坛里有教程
我的意思是检查 不是做哦
Constraint 設定好了就會自動進行檢查 , 有什麼不正常嗎?
你是不相信软件的约束? 那你还用软件画PCB 说不定画出来是错的
约束设置了,只要你不关掉,就一定OK的。
没明白你的意思,这个不都是约束好之后,自己慢慢走么,不等长它会报错。
规则设置里有等长约束,如果你等长约束出错了,也就是等长误差不对,就会报ED的DRC错误,所以如果你要检查的话,就看下有没有报DRC就好(前提是你的等长规则设置无误)
方法很多啊,软件规则查看,还有输出报告里面也有 或者在管理器中导出来 用ECECL 排版一下 就很清楚知道长度多少 相差多少了
我也有相同的疑问 然后查了下网络的属性 如图所示
因为我们公司 HW 和layout是分开的 layout team做好之后 我们硬件工程师会再去检查
那就更好弄了,他们跑等长肯定是约束的,你打开约束管理器,自己看就行了。
听小编说话应该是HW,对软件的了解应该十分的陌生。既然公司是有layout,为什么不直接去请教l这些同事,这对他们是件小事。祝LZ内心快乐。
我们这公司挺大的(一个世界500强的做笔记本的),人多 不同部门基本上都见不到的 一般都是邮件沟通 这种找他们茬的事情 他们一般也不会教我们的 可是我们同意出了gerber ,layout有问题上面老板还是找我们事
所以很麻烦 感谢您的回复
LZ你们公司的layout有那么难说话吗?
不是难说话 工作性质决定的 我们就是给他们找茬的部门 多多少少有些不配合 况且还是要请教他们如何才能找到他们自己错误这类问题
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:丝印问题ABC
下一篇:PCB中封装不能显示,无法放置