• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 差分线 不同层线宽间距 如何设置才能保证差分对5mil误差

差分线 不同层线宽间距 如何设置才能保证差分对5mil误差

录入:edatop.com     点击:
差分线 不同层线宽间距 如何设置能保证差分对5mil误差?

如果只是在top  bot 走线,直接在electrical 约束里面定义差分对规则,就可以保证5mil误差和线宽间距。
如果top 同内层 线宽间距不同,不同的线宽间距只能在physical 里面设置不同层线宽间距,但是差分线误差5mil就不知道怎么处理了。

执行命令Edit -> Properties(默认快捷键F6),点击差分对,给差分线赋上DIFFP_PHASE_TOL 属性,在属性对应的Value值填上5mil便可以对这对差分线进行5mil等长约束了,这是差分对内等长的做法。通常差分对内等长都是设置5mil。

整根NET测量长度,自己算呗,干嘛非要用规则约束

谢谢,这也是一个方法。

二樓說法不足取.
軟體本身就有這個設定 , 為何要拋棄不用?
在 Electronic Constarint 中的 Differential pair 裡面的設定就有 Stadic phyise 的容許誤差設定.
在拉線時就可即時監控 , 在拉完後可在 Constraint manager 裡面看到誤差值及顏色的警示 , board 上同時也有 DRC marker

如果是一种线宽间距的差分在 Electronic Constarint  中设置是没有问题的,而且规则很丰富。
我已经找到问题了, 原来在physical constraint set 下 all layers 设置好差分规则,然后去net下面 all layers 找到差分对,在referenced分配上差分规则,然后在后面的static phase 栏手动填上5mil ,问题就解决了。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:SSD固态盘,有没有涉及?
下一篇:Candance16.3电源层分割问题

PCB设计培训课程推荐详情>>

  网站地图