- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
第一次布DDR2，给点意见。
录入：edatop.com 点击：
第一次布DDR2，FPGA + 一片RAM，
我先走通了地址线，请问下面这样可以不?像个老手画的吗?
应该怎么改进?
另外CKE有个电阻，这在约束管理器中怎么设置?
S1层：
TOP层：
我先走通了地址线，请问下面这样可以不?像个老手画的吗?
应该怎么改进?
另外CKE有个电阻，这在约束管理器中怎么设置?
S1层：
TOP层：
如果是DDR2应该有一对差分时钟线呀！怎么没看出来在哪呢?
是啊！会有一对差分！应该他是没设置吧！ 还有就是 看你这个绕波形 你没把最长线缩短！
嗯，我重新绕了一下，看看这次怎么样呢?
在做板时，需要做阻抗吗?单端50，差分100?
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：打并排过孔问题
下一篇：问个工艺问题，为何BGA走线4mil间距4mil规则设置的走线在cam350里头间距只有3.8？
