• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 如何设置等长误差

如何设置等长误差

录入:edatop.com     点击:
由于理论知识的欠缺,每次做总线等长,设置等长误差就很郁闷,不知道该根据什么来确定,每次做完心里都没底,希望大家能给个确定误差的理论依据,或者说说你们的经验

L理论是
1、差分对内的等长,保证阻抗和减少skew。这个等长一般10mil左右。
2、总线等长,是出于时序考虑,就是建立时间和保持时间。因为传输延时的存在,故需要保证接收端的时序一致。所以经常需要绕等长。具体等长误差,可以参考芯片或者总线规范要求,如果不清楚的话,位置足够的话,你就按照10mil设置。严格一般没问题。
3、等长误差的设置,理论上可以用时序公式计算出来。这部分需要芯片和规范里提供或者硬件算好。
4、所有线的等长都是出于时序考虑。关于时序你可以翻翻资料,就明白了。

补充一点,如果总线速度低的话,等长误差可以按照50 甚至100mil以上设。
如果是高速总线  ,那还需要更严格,5mil误差对10gbps就足够。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Allegro 16.6 FPGA System Planner导入已有brd的问题
下一篇:关于PCB叠层

PCB设计培训课程推荐详情>>

  网站地图