- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro 差分线DRC相关问题求救
录入：edatop.com 点击：
为什么我一对差分线布成这个样子update drc都不报错，求救
差分线没定义成差分线
定义了的，差分线变成那个样子是我故意调成那个样子的，但是调成那个样子了确没有报错
表层区域设有禁止布线区吗
没有
还有在用delay turn调整差分线等长的时候不能动态显示Phase，只有在布差分线的时候才显示SPhase
如果没禁补区，两条走线应紧挨在一起
打开规则管理器Electrical Modes,下面Propagation delay和All differential pair checks
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：6层板用plane area 覆铜分割的电源层
下一篇：Cadence SPB OrCAD 16.60.028 Hotfix
