讨论下双面四片对贴DDR3的走线方案

一共四片DDR3，TOP/BOTTOM各两片
6层PCB，DATA线比较好走，直接用最短的线走通，长度匹配，相邻层GND做参考
难点在ADDRESS，由于翻转（镜像面翻转data线长短一致，address上下对接）过来，这样address会上下产生一段小的stub。不知道我这么说大家能不能理解，这么做过的一定会有体会。
问题来了，这样的address能否通过改原理图让背面的address在原理图里也一起做镜像翻转，这样可以直接top面一个过孔下去和bottom相连?
如果不能改原理图的话,走线异常困难，有人能指点指点我吗?苦恼了一个礼拜了

有图有真像...H2那个距离是47mil,就是你3层和4层的距离.那个值如果不小于10mil,对阻抗的影响很小,零点几ohm..
两张图,有没有47mil的那个参考层,阻抗只差3,,,实际上这个值应该比软件算出来的还要小,尤其是距离这么远的一个plane.

你懂阻抗和回流是什么意思么?阻抗不连续是为什么不连续?不解释,最后一句,别听风就是雨,懂就要真懂,别只懂一半剩下的靠猜

简单点说,有两个plane层就会参考plane层,没有明显就只参考1个.表层能参考一个,内层当然也可以...6层板,3层和4层离多远你知道么?我不告诉你你去查,,离的很远后(这里说的很远是指相对于参考层来说,你看下2层和3层的距离,再看下3-4层就明白了),即便你把一个设置为plane gnd,也参考不到的.

这个需要芯片支持镜像功能的，你可以看下芯片是否有这个功能，或者选支持镜像功能的芯片。

小编说的双面对着贴

原理图也镜像翻转，没见过；就那样接不行吗

真的吗?有镜像功能的芯片?

如果不支持镜像功能的芯片呢?

刚才让画原理图address跟着镜像，但是他说他问了一个高手人家不建议

我截个图给你参考下

参考图片lay

另外DDR3的控制信号不做等长可以吗?
记得以前DDR2的时候好像控制信号不用等长的

6层板没做过 多层板做过，DDR3地址线也很关键，不做等长貌似不行，叠层里头多规划一层走线吧 S-G-S-S-P-S

或者叠层S-G-S-P-G-S的时候，你把那等长绕到gnd5去，先做个方案出来 让硬件的评审一下

恩地址要等长的，我问的是控制信号

我现在走的是 S-G-S-M-P-S
第四层混合层
主要信号走在第三层
DATA GROUP A,B TOP 参考L2-G 没问题
DATA GROUP C,D BOT 参考L5-P 没问题
ADDRESS，CONTROL,CLK  走在L3和L4（理想情况是L3一层走通）由于是双面对贴的出孔很困难
双面贴的确很挑战layout 特别是6层
S-G-S-P-G-S是比较理想的叠层，对于单面贴的情况
绕线绕道第5层感觉不太好，会破坏DATA GROUP的信号回流