- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请教关于via(same net)constraint设定
录入：edatop.com 点击：
如图一当两颗VIA的距离并未相互碰到DRILL孔时,系统的DRC就会显示出来
相变为图二与图三时VIA的距离已经相互碰到DRILL孔时,反而无法显示DRC
请教如何让图二与图三也能够显示出DRC 谢谢
相变为图二与图三时VIA的距离已经相互碰到DRILL孔时,反而无法显示DRC
请教如何让图二与图三也能够显示出DRC 谢谢
图一
图二
图三
打开Allegro Constraint Manager中的Physical里的BB Via Stagger 下的Min值设置成10mil，再把Physical Modes 的Min blinds/buried via stagger 打开。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：Allegro 负片层为啥不能显示 flash？
下一篇：继续分享
