- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro导入网表出错
录入：edatop.com 点击：
求大神看看
器件少了4 5两个脚来自: Android客户端
应该是网表不对吧，或者器件封装不对。
封装少了4 5 脚
另外网表别放在中文路径下
谢谢，没有少 ， 只是库里面有几个powerjack文件，而且管脚封装不一样， 路径设置里面库的优先级不同，导致的错误，把路径重新设置一下就OK啦！
谢谢，没有少 ， 只是库里面有几个powerjack文件，而且管脚封装不一样， 路径设置里面库的优先级不同，导致的错误，把路径重新设置一下就OK啦！你提示的对，cadence要求蛮多的，中文路径容易出错，还有一些符号之类的。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：手动布局出现说我的引脚数目和封装对不上
下一篇：Cadence16.6 关于走线线宽不随constraint变化？
