- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
封装出问题
录入：edatop.com 点击：
这个事我直接导入别人的封装，都是连好的。他这样报错 
我看错事那根线过孔没有信号连接关系，但是我这是封装自带的，怎么样修改这个过孔的属性，让线与过孔的属性一样。
你提问这么敷衍了事，没有人能回答你的！
這是 fan out 的資料 , 蠻正常的 , 屬於 same net spacing 的constraint 的控制.
谢谢
他说的不对你谢他干嘛....
应该是过孔的网络属性没有过来
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：Dimension Edit显示灰色，求解！
下一篇：8片DDR3，由于尺寸限制，只能这样布局，那么DDR3该怎么出线
