DDR时钟线与地址线的问题

最近在看DDR的设计约束规则，但是看到两份资料上有截然不同的描述。
一份上说DDR的时钟线长度要比地址线长，而另一份上却说DDR得地址线可以比时钟线长1000mil-2500mil，但绝不能短！
让我觉得很疑惑，由于工作上没接触到DDR，对DDR不是很了解，所以还行高手指导一下，到底应该是时钟线长还是地址线长，请说明下原因。
谢谢！

DDR信号线的长度根据不同的芯片有不同的要求

我也表示很疑惑，想请高手解答下

谢谢，能不能帮忙举个例子?因为资料上都没提到是用的哪个芯片。
还有是时钟、地址、数据线的长度是怎么得来的?只需要传输线的延迟时间小于信号的周期减去建立时间和保持时间就行了吗?

你可以找手机上用的MTK系列或TI系列都可以

这个牵涉到时序计算  主要还是要看厂家的芯片要求 结合SI。

时钟到达时，数据要先缓存好，所以时钟线要长些为好。
不过在一定范围内长些短些不会有什么影响。

这些DDr2,ddr3，要以手册说明为准，专家建议只能做参考.

"DDR的时钟线长度要比地址线长"这里应该是指DDR2，“DDR得地址线可以比时钟线长1000mil-2500mil”这个应该指DDR3。

还是以手册为主。谁知道人芯片厂抽什么筋呢?

表示疑惑?

我之前做华为的项目，DDR的地址线是比时钟线长1000mil-2500mil，而且必须在这个范围内！至于什么原因，我也不知道，求解！