- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
敷铜为什么active class选anti-ech,subclass选all？
录入：edatop.com 点击：
各位大伸，敷铜为什么active class选anti-ech,subclass选all?新手上路，请多指点！
啥意思……敷铜不是根据需求么，又没规定你必须在什么class底下……而且anti-etch底下一般不敷铜的，Cadence的铜皮一般都是正片，直接在etch层做的
我是看周润景那本书上说的，不太明白，所以上来请教各位大神
哦，因为anti-etch的画线的话可以把Etch层的铜皮分割开，所以power信号很多的话，就需要在anti-etch层用线划分好区域，然后etch整层铺铜皮就好
非常感谢！
铺地和电源不一样 电源是要分割的，
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：因为是新手，不知道怎么制作元件的封装，现在急需2SD315AI-33的封装，求大家指点。
下一篇：ddr3布线 等长规则设置
