• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 求助:Sigxplore 提取问题

求助:Sigxplore 提取问题

录入:edatop.com     点击:
Sigxplore在提取总线时总是只显示RAM不显示ROM,但是单根提取就没问题,问什么呢?

Sigxplore可以提取总线吗?

就是在设置拓扑约束的时候,用Sigxplore来设置等长/延迟/T点时遇到了这个问题。

是不是ROM缺少SI模型?

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:焊盘上打散热孔报DRC,请帮忙看看咋修改
下一篇:求在allegro拼板详细步骤

PCB设计培训课程推荐详情>>

  网站地图