首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > drc检查时出现Antenna Vias 错误

drc检查时出现Antenna Vias 错误

录入：edatop.com 点击：

<< Antenna Vias >>
  Net                Padstack             Location          Layers
  ---------------------------------------------------------------------------
  +3V3                VIA                (19080.95 13765.10) TOP/BOTTOM
  +3V3                VIA                (19774.10 12520.00) TOP/BOTTOM
各位大神，我布完板后，进行drc检查时，出现了很多的Antenna Vias 。这些过孔在板子上我直接打孔到平面层的，这样做是不是有问题?如果有问题，该如何解决?
+3V3                VIA                (19775.35 12640.00) TOP/BOTTOM
  +3V3                VIA                (19889.20 13885.00) TOP/BOTTOM
  +3V3                VIA                (21363.20 13490.00) TOP/BOTTOM
  +3V3                VIA                (20983.40 13334.00) TOP/BOTTOM
  +3V3                VIA                (19073.20 13110.00) TOP/BOTTOM
  +3V3                VIA                (19057.40 12930.00) TOP/BOTTOM
  +3V3                VIA                (19535.73 13459.37) TOP/BOTTOM
  +3V3                VIA                (18838.70 12784.00) TOP/BOTTOM
  +3V3                VIA                (20803.90 13013.80) TOP/BOTTOM
  +3V3                VIA                (20559.30 13334.00) TOP/BOTTOM
  +3V3                VIA                (19553.15 13193.15) TOP/BOTTOM
  +3V3                VIA                (20524.40 13521.10) TOP/BOTTOM
  +3V3                VIA                (20707.90 13794.10) TOP/BOTTOM
  GND                VIA                (21093.90 13733.00) TOP/BOTTOM
  GND                VIA                (20136.70 13885.00) TOP/BOTTOM

直接无视就好了

会不会影响光绘文件，大神?

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：后仿真提取via模型？
下一篇：比较炫吧

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

drc检查时出现Antenna Vias 错误

PCB设计栏目

频道总排行