- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
求助：一个关于T点的问题
录入：edatop.com 点击：
各位：
最近在做一个DDR3的LAYOUT，遇到一个问题，由于DDR3的地址线和控制线都是T点连接，而唯独
CLK差分线中间并个电阻，这样导致这个CLK和地址线的拓扑就不一样，地址线T点就不能分配给CLK,
我的问题就是，怎么设置CLK,又怎么让CLK和地址线相对等长呢?如图中的A 和CLK (B点所示电阻)
如图片所示： 谢谢各位大神指点一二：
最近在做一个DDR3的LAYOUT，遇到一个问题，由于DDR3的地址线和控制线都是T点连接，而唯独
CLK差分线中间并个电阻，这样导致这个CLK和地址线的拓扑就不一样，地址线T点就不能分配给CLK,
我的问题就是，怎么设置CLK,又怎么让CLK和地址线相对等长呢?如图中的A 和CLK (B点所示电阻)
如图片所示： 谢谢各位大神指点一二：
clk可以用PinPair的方式加入到地址线对应的Match Group，从而与地址线进行等长
但是我用的是T型，针对CLK差分线的T点怎么设置?
设置了几次都不行，
方法和地址线一样么?
如果要用T点的方式，用Logic->Net Schedule可以加入T点。
多谢！
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：cadence 16.6不能重新安装
下一篇：求助大神！allegro怎么导入无焊盘的packege Symbol？
