- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DDR2做等长在Allegro中设置问题
录入：edatop.com 点击：
DDR2做等长在Allegro约束管理设置中是否只需要设置XNET和BUS就可以了，不知道这样做是否正确?求指点
没有师傅指点一下?
设置XNET后，按照数据高低字节、控制地址分组建立BUS，然后确定一个约束的参考目标；BTW，时钟线还有差分组设置；如下
多谢了，分组设置在软件里面要设置那些呢。如，设置Xnet BUSmatch group还要那些细节的设置在软件里面
setup - stconstraint 里面打开delay关系
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：使用auto silkscreen指令之后生成的丝印，总是会受到旁边元件的挪动而改变位置
下一篇：求TF天线区的相关布线资料
