• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 求助 OrCAD Capture 生成原理图网络表的问题

求助 OrCAD Capture 生成原理图网络表的问题

录入:edatop.com     点击:

我有个DSN生成原理图网络表是报告如下错误。这怎么解决呢? 谢谢。
==========================================================================
Loading... C:\BITSWAVE_WORK\PRJ27_BIFSK_REVA\WORK\allegro/pstchip.dat
Loading... C:\BITSWAVE_WORK\PRJ27_BIFSK_REVA\WORK\allegro/pstchip.dat
Loading... C:\BITSWAVE_WORK\PRJ27_BIFSK_REVA\WORK\allegro/pstxprt.dat
Loading... C:\BITSWAVE_WORK\PRJ27_BIFSK_REVA\WORK\allegro/pstxnet.dat
ERROR(SPCODD-413):
                        Error at line 9 in file C:\BITSWAVE_WORK\PRJ27_BIFSK_REVA\WORK\allegro/pstxnet.dat. Reference designators inconsistent in xprt and xnet files. Reference Designator in xprt file: C35. Reference Designator in xnet file: C56. Schematic Instance bifsk_reva.schematic1(sch_1):ins15076685@analog.\c.normal\(chips) (MODULE: BIFSK_REVA; PART: C).
ERROR(SPCODD-383): Error at line 9 in file C:\BITSWAVE_WORK\PRJ27_BIFSK_REVA\WORK\allegro/pstxnet.dat. Error loading the net list file
#17 ERROR(ORCAP-36026): Unable to read logical netlist data.
Exiting... "C:\Cadence\SPB_16.6\tools\capture\pstswp.exe" -pst -d "C:\BITSWAVE_WORK\PRJ27_BIFSK_REVA\WORK\BIFSK_REVA.DSN" -n "C:\BITSWAVE_WORK\PRJ27_BIFSK_REVA\WORK\allegro" -c "C:\Cadence\SPB_16.6\tools/capture/allegro.cfg" -v 3   -l 31 -s "" -j "CB Footprint" -hpath "HPathForCollision"
INFO(ORCAP-32005): *** Done ***

你看看那两个电容是不是有什么冲突了

谢谢提醒。 我把那两个电容的不必要的 property 全删除了以后就好了。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:输出GERBER,丝印层出现错误。怎么改?
下一篇:大神求助!text setup设置界面有问题

PCB设计培训课程推荐详情>>

  网站地图