- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
alllegro叠放元件时候出现DRC错误该怎么解决?
录入:edatop.com 点击:
如上图,同一位置要预留替换的元件,叠放在一起会出现DRC错误,有无办法解决?谢谢
对Place_Bound设零件高度吧,把其中一个零件的Min height设的比另一个零件的Max Height大,相当于让一个零件放在另一个零件底下。
看你自己咋想了,这个DRC你确定没问题可以不管,如果强迫症的话就按照小编说的,修改下高度,当然也可以删除某一个placebound。
好的 这方法不错 之前使用waive drc来做 但是强迫症...
wave 掉
直接把PLACE删除一个就行
我都没管,有DRC正好起提醒的作用 不然后来check预留设计时又难找
这里要提醒大家一下,如果删除或修改某个零件的Place_Bound尺寸后,在用File->Export->lacement输出零件坐标,且使用Body center选项时,所输出的该零件中心坐标容易偏位。
曾经做过类似操作,导致贴片时零件冲突,物料报废,教训惨痛啊所以尽量不要去动Place_Bound的尺寸,除非封装确实没做好,没有使零件居中。
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:弱弱的问一下大家一般关注PCB板厂哪些能力?
下一篇:如何将AD设计的原理图/pcb转化成cadence/allegro?