- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
出Gerber是会出现DRC ERROR CLASS
录入：edatop.com 点击：
板子没有DRC错误，但是出GERBER是好多层里都会出现DRC ERROR CLASS，会有影响吗，求大神们指点。
这个层是不用添加的，去掉吧。
没看懂问题，啥意思?那个层不是你想删就删掉么?
via全漏铜，这个需要吗?
小编最好搞懂FILM里面的层面设置。每个film需要添加那些层面。DRC层面是不需要出现在gerber中。
这个是自动添加，不是手动添加的
自动添加的时候这个层是打开着的，所以就会自动加进去。
我是只打开了stack-up/pastemask_top和Package Geometry/pastemask_top层然后建立的Pastemask_top这一层的，建立出来的Flim不是应该之后这两层的么
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：有没有安ad6.9的网络表转换成Cadence的pcb的详细教程，本人新手
下一篇：请问allegro建封装时怎么添加高度属性？
