• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 设置约束后出现这种问题怎么解决

设置约束后出现这种问题怎么解决

录入:edatop.com     点击:
模块复用后,虽然修改了约束还是有dra,怎么回事


LW是线宽问题,跟什么复用神马的没关系的

可是设置的最小 lw是3mil,还是有drc啊


你用show elements 点drc,看看信息,能不能找到到底是那个设置,
dbcheck update下drc,耐心点,就是这个问题.
drc的问题没有什么别的解释.

谢谢,问题解决了

最小线宽的允许最大长度数值没设或者太小


楼上正解!

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:allegro 16.6 内层的铜皮如何显示网络名?
下一篇:PCB Layout 工程师之路“奇旅”

PCB设计培训课程推荐详情>>

  网站地图