- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro16.6中p/v错误怎么解决
录入：edatop.com 点击：
请问在对芯片加过孔事，出现P/v错误，好像是VIA离管脚近了，需要修改规则，怎么修改?
图片上传不了，上面那个是错的
物理约束里面有个pad via连接设置 改为all allowed 即可
谢谢
已经解决了，改下约束规则就好了
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：allegro怎么导出镜像的pdf，求解
下一篇：DRC检查的问题····
