- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
如何将manufacturing层某个层的一个线段变到ETCH层的TOP层?
坐等高手解答
谢谢!
subdrawing出去,用记事本或者UE将manufacturing\XXXXXX的替换为ETCH\XXXXXX.
然后再import进来这个subdrawing。
可以用sub-drawing的方式导出去,然后打开编辑clp文件,将manufacturing/XX全部替换成ETCH/TOP再导进来就好了
manufacturing层某个层丝印线line变换到etch下面的电气线?
不管用什么方法,谁能够把
manufacturing层某个层丝印线line变换到etch下面的电气线?
坐等高手
二楼说的很清楚了!你操作下就知道了!:lol:lol
这种方法是不行的,导入以后还是line的属性,无法与信号走线相连,还需要再改进一下。
如果是16.6版本,可以直接先改为top层的line在General edit(Setup->Application Mode->General Edit)模式下选中line,然后选择右键菜单中的Change class/subclass->Etch->Top,这时Line就是Top层的了。
然后再将此Line导出Subdrawing文件,修改所有的“_clp_dbid = _clpDBCreatePath(_clp_path "ETCH/TOP" 'line _clp_sym _clpPl)”中的‘line为nil,再导入Subdrawing到PCB中,即可与现有走线、管脚、过孔相连。
我的是16.3的,我subdrawing出去,用记事本把board Gemmetry\outline的替换为ETCH\top. 然后把_clp_dbid = _clpDBCreatePath(_clp_path "ETCH/TOP" 'line _clp_sym _clpPl)”中的‘line为nil,再导入Subdrawing到PCB中,提示如下错误
*WARNING* (axlDBCreatePath): Net name not found - nil_clp_sym
Unable to paste object of type "path" on layer ETCH/TOP.
没有网络名,导不进去。怎么解决呢?谢谢!
nil前后有空格哦,把修改后的"_clp_dbid = _clpDBCreatePath(_clp_path "ETCH/TOP" nil _clp_sym _clpPl)”贴出来看看
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:Allegro如何设置大小格点
下一篇:请教一个问题,关于封装的,