导出网表出错，求问怎么办.

录入：edatop.com 点击：

我用这个原理图导出网表总是出错，原理图出错的地方如下图，说是空脚的地方和其他部分网络不相同，请问应该如何解决.

netlist的报错如下图：

就是你有两个部分那这两部分必须连一样的东西呗....

这应该是你做封装的时候选择了相同的子封装，才会导致1个封装里面有二个4脚和8脚，
原理图封装要修改下。

不用的脚悬空就好！不是有个x功能啊！它是悬空的！你这样淡然会提示错误了！

多谢各位大大的回复，我本来只是想偷个懒，做器件的时候，选择了两个相同的子封装，画原理图的时候，认为相同名字的电源和地类型的part可以只连接其中一个，结果是每一个part都需要连接到相同的网络。已经解决...

原理图封装的问题

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】