• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > DDR3_CLKN和DDR3_CLKP的时钟对中间并联一个电阻,DDR3_CLKN和DDR3_CLKP的时钟对串联?

DDR3_CLKN和DDR3_CLKP的时钟对中间并联一个电阻,DDR3_CLKN和DDR3_CLKP的时钟对串联?

录入:edatop.com     点击:
DDR3_CLKN和DDR3_CLKP的时钟对中间并联一个电阻,DDR3_CLKN和DDR3_CLKP的时钟对串联四个DDR颗粒,最后怎么设置propagation_delay和relative_propagation_delay?求图解?

用PinPair设置。

只选始终的pin pair就好了~

pinpair

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:cadence copy 同样的电路
下一篇:已解决allegro 在update symbol 后,本来连接到焊盘的线都...

PCB设计培训课程推荐详情>>

  网站地图