- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
关于Allegro模块电路的一个问题?
录入:edatop.com 点击:
近来要画一个海思的板子,怕DDR3部分画不好。正好手里有一个工程的原理图和PCB文件,用的海思芯片和DDR3芯片都是将要用到的,可以把这个PCB中的CPU和DDR3芯片部分保留下来,做成一个模块电路吗?怎么做?
感谢指教!
感谢指教!
搜索模块复用。
如图,是我需要复用的电路部分。只是人家已经生成了很多东西,我把除元器件封装、走线、过孔之外的东西都删掉了,有必要么?还有,图中的NCLegend层实在不会删除,求指教。
不用删除啊,关闭显示就行了
subdrawing吧,模块复用到现有的文件中是需要原理图同时修改的吧
小编画的3520D啊。
直接改DEMO的原理图,保留DDR、和3520D电源部分不变,把自己的电路加进去,然后导网表到DEMO的PCB里。
嗯,是3520D的板子。
也是打算在DEMO上改,只是DEMO原理图做DRC的时候好多错误和警告,不知为何。
不用删除啊?是因为最后导出钻孔的时候,会生成一样的东西的原因么?
错误主要是器件(主要是电阻电容)属性值冲突,把有“Value”值有NC后缀的器件的“DEVICE”值改掉。他图里面有相同DEVICE值的必须有相同的Value值
的确大都为元器件属性冲突。
像Bidirectional属性的引脚接到Power属性上,Port属性冲突这两个居多。
只是不明白,为什么会这样,他们画的时候,如果有这样的错误和警告,应该是无法创建网表的啊,也就无法做后续工作了。
Allegro还支持OrCAD导出的第三方网表。
他们的PCB大部分都是外包的,估计他们只检查连接的正确性
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:allegro怎么导出odb++文件(附上图片)
下一篇:ALLEGRO 内电层焊盘 隔离层ANTIETCH没显示