• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 线距离动态铜避让0.4mm,导致铜铺不到pin上,请大神给分析一下,如何解决

线距离动态铜避让0.4mm,导致铜铺不到pin上,请大神给分析一下,如何解决

录入:edatop.com     点击:
线距离动态铜避让0.4mm,导致铜铺不到pin上,请大神给分析一下,如何解决



像这种间距比较小的管脚,尽量不要这样直接铺,用走线的方式走出焊盘,再连接到铜皮上面

这有什么分析的,你脚间距就那么大,要么规则改小,要么设置个区域约束之类的,不然肯定就避让了。当然,你可以把那两个脚用线走出去和外面的铜皮连接。

我没有设置0.4间距的规则约束呀,我CM里面线和铜皮避让是0.2,可是量出来实际避让0.4。我把规则上面贴出来了,难道别的地方还有规则约束?

直接中间两PIN走线就好

那就看看那个网络或者两边的两个网络,单独的约束  应该设置了特殊值

这么小的,最好是用走线,与pin脚同宽。出来之后再加宽连到铜箔上面。

左边的线是射频线或重要的信号线?应该是这根线设置了跟其他网络铜皮的间距为0.4MM

好的,我看看,我拿线连接pin ,谢谢各位

为什么不用走线的方式走出焊盘呢?

走线连接起来就好了!

同LS,建议走线引出

都是理想,
先要考虑加工的极限问题。例如:生产有保障的线路规则是5mil的线宽、间距。极限加工规则是3.5mil。
要是你的设计低于极限工艺,设计都是白扯。规则能改小,加工的报废率上去了,设计也不会量产的。

赞同

从图上看,是constraint Line to shape太大了。basica的rule是0.2,但是其他地方有没有检查过?

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:获取Artwork名称和内容的skill函数名称是什么?
下一篇:cam350 10.7 中文版

PCB设计培训课程推荐详情>>

  网站地图