• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 麻烦大师们帮忙解决CONSTRAINTS SET问题

麻烦大师们帮忙解决CONSTRAINTS SET问题

录入:edatop.com     点击:

    

Parallelism

      

(-2821.250 -3057.500)

      

100 MIL:4 MIL;500 MIL:10 MIL;1000 MIL:15  MIL;6000 MIL:20 MIL

      

600.383 MIL

      

DDR2_ADR_CNTRL

      

NET ELECTRICAL CONSTRAINTS

      

Net "Ddr2_Devb_A7"

      

Net "Ddr2_Devb_A12"

  
    

Parallelism

      

(-4691.649 -2290.850)

      

100 MIL:4 MIL;500 MIL:10 MIL;1000 MIL:15  MIL;6000 MIL:20 MIL

      

796.104 MIL

      

QDR_RULE4

      

NET ELECTRICAL CONSTRAINTS

      

Net "Qdrii_A5"

      

Net "Qdrii_Qvld"

  


错误不知就是为什么?
上面CONSTRAINTS  SET代表的是什么。因为是修改别人的PCB不知道他的意思


看不懂

简单的办法,先点亮有问题的网络,再在,  edit-properties    find 选,net.

看起来像是有设置并行走线长度的限制,而这里是超出了限制所以DRC报错。

我進去看了...
Net: HSMB_D1
   ELECTRICAL_CONSTRAINT_SET = LVDS
   LOGICAL_PATH = @s3_f1152_host3.schematic1(sch_1):hsmb_d1
   SAME_NET_SPACING_CONSTRAINT_SET = DEFAULT
还是不懂....昏倒了可以教教我吗

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Allegro16.3软件问题如何处理?
下一篇:差分对一般2线间距多少为好

PCB设计培训课程推荐详情>>

  网站地图