求助，原理图位号重排之后更新网表到pcb就乱了

这个板子之前做过一板，然后这一板加了很多东西，都是从别的工程里直接copy过来的，然后位号就乱了。
现在lay完了板子，把原理图位号重排一下，然后更新到pcb就成这样了，元件各种飞，网络乱成一锅粥了，还好我文件都有备份。
不知道这是我操作问题还是怎么的，会出这种情况。
有没有什么办法可以重排位号之后正确的更新到pcb?

你这是玩呢?位号乱了那肯定会如此，网表都存在不同，那对应不上肯定cline么了，有变化的全飞。做任何操作，记得要备份。

我以前在别的文件里试过，重排位号之后更新到pcb，pcb位号也能正确更新，不知道为什么这次不行。
另外，文件我是有备份的。现在的问题不是文件被打乱了，而是不知道怎么才能重排

pcb 可以重排位号反标到原理图，原理图重排位号怎么更新到原理图呀，都是通过网表导PCB的，不清楚有没有这样的skill

pcb重排位号我试过，位号的前缀都变掉了。
那个位号前缀好像是根据封装来的，而不是根据原理图的前缀来的。
电阻都变成U开头的了...

这个等待最佳答案吧！朋友

也想知道原因

恢复你的PCB，反标回原理图  看看 ，现在你的原理图位号都变了   再怎么导都还会出现这样的问题

也想知道原因

希望有解决的方法。我一般是不选全部重新编号，后面添加的自动编号。

没碰到过，我也是原理图更改后更新到网表，不过很少进行重新编号再更新

谁说改位号就一定会乱?基本上不乱好不，小编遇到乱的板，我也遇到过，最后我找到问题点了，哈哈哈

很多人遇到过，但次数不多，始终不知其原因所在，原因是PCB上有fix属性的东西，任何东西！有了fix就会更新不正常，被fix的东西打乱了。更新前先去掉所有fix的属性，这样你怎么重导网表器件都不会飞走。

上楼说的就算Pcb器件不飞，那网络全变了，那也得重新布局布线呀！

用原来的brd文件反标到HDL里面去，然后，让DE在这个基础上做原理图。不是你麻烦，就是他麻烦