一个关于LPDDR3 layout的问题。

在Micron的一篇文档: tn_5202_lpddr3_design_alyout.pdf中提到：A general recommendation is to have the routing pitch be 3X the dielectric height. 这个“dielectric height." 是否到参考面的距离?为什么不是普通的3倍线宽的原则?

你的理解没错，就是走线层到其参考面的距离。

那为啥不是普通的3倍线宽?还有它的“routing pitch”是指线边距还是指线中心距离?

在如何降低串扰中有一点，走线层距离参考平面越近，串扰越小，如果你理解了这个原理，就会明白了。

“routing pitch”是指线边距离

非常感谢！再问一下，为什么人们常提的3X，是3倍线宽的距离，而不是布线层到参考层的距离?两者之间有啥联系和区别么?

请找一本信号完整性的书查查。呵呵。
我刚发了一个PCB计算工具， 你试试CROSSTALK就知。GOOD LUCK
http://www.eda365.com/thread-117496-1-1.html

3w
3h

有没有这个工具的一个使用说明?全英文的看不大懂

哈哈, 可能现在还没有汉化版.
至于串扰,  大神 frankie.wang 的这个贴子很全面 :
http://www.eda365.com/thread-117414-1-1.html

你说的那3X应该是3W原则，这个文档中提到的是3H原则

谢谢，学习了