DDR3 MATCH GROUP设置

4粒DDR3，本意是想将每粒DDR3的数据线设为等长，相互之间不等长，
因为觉得它们的拓扑是一样的，所以只设了一个E CSet，将另外3粒赋予同样的E CSet
结果只产生了一个MATCH GROUP
这样是不是就变成了4粒DDR3的数据线都等长了?
如果我想让它们每粒之间不等长，那是不是每组数据线都必须要设置一个单独的E CSet?

最后一个问题，答案是 是的

OK  谢谢

那这样的话E CSet，就设置的有点多了
每组数据线两个E CSet，一个等长，一个差分
加上地址、控制、时钟上的
总共就有10个E CSet了！

10个不算多，上百个的都见过。并且也不需要特意去设置。网上有教程，你需要锻炼下基本功。

不需要特意设置?你的意思是手动建立一个MATCH GROUP，然后在relative propagation delay工作表内直接赋值吗?那样感觉要复杂一点。
我现在是直接在sigxplorer中设置的

是在sigxplorer里面设置。没必要设置那么快吧? 要明白，这并不是的职责范围，要让其它人明白，你是做了很多额外的工作的~~~

不懂。你的意思是像这种设置不是layout人员设置的?
还是说sigxplorer中应该由仿真人员来设置?
我只是觉得这样做操作起来方便点。

速度快的最多十分钟可以搞定，如果这个也叫复杂，x86平台的等长规则就让人崩溃了。

不需要的！只要设置一个拓扑就可以了吧！其余去匹配即可

DDR十几个这么多都是做好一个最紧凑的，然后模块复用得了

反正我DDR后期都不做，copy以前板子