- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
如何设置place bound之间的距离来检查是否满足要求？
录入：edatop.com 点击：
对于高密度单板来说，有许多的0201器件，在投板之前须把丝印删除掉制作，否则板厂做出来会糊掉，若删除丝印只剩下placebound， 请问在哪里可以设置约束，一旦没达到这个距离就报错?
高密度的板，除了大的元件会印丝印，小的阻容在做封装的时候一般会加上装配层画元件实体的大小（加装配层为了布局和后续出位号图），placebound一般小于装配层或者一样大。
在drc设置中把package to package 打开
这个两个器件叠一起才报，没有用
跟我说的设规则有关系吗?
布局的时候，只要元件与元件的装配层不重叠，就不会出现元件重叠错误。
这只是提供一种方法给你参考，或许别人还有其他的方法
器件之间的规则从封装就可以开始建立了为什么会没有用?
如果你认为器件与器件之间的距离1mm是安全的，那就将place bound扩大1mm就可以查出是否满足要求
并且还可以输出3d模型来辅助比对
为了达到要求，可以有很多手段
封装是公司库的，不是想改就改的
如果你没有权限动封装库，那么也可以在现在的图面上做文章
将place bound 做一个zcopy 加大就可以使用这条规则检查了
当然如果有人帮你写skill 做这项检查应该事情会更简单
已解决，在DFA里设置距离，打开DRC就可以了，嘿嘿
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：咦？我的cadence16.6 （hotfix .067）analysis modes怎么一片空白？
下一篇：如何在打开的一个brd文件中，加载另一个brd文件？
