• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 差分對約束管理设置出错

差分對約束管理设置出错

录入:edatop.com     点击:
差分对在electrical中设置差分间距为5.5mil,在spacing中设置net class为16mil,为什么DRC会报错,提示NET SPACING CONSTRAINTS为16mil.

是不是没有建立差分对,软件没有将这两个网络作为差分对处理

有建差分对啊,在electrical那边有看到,不知道哪里出错了啊

你是指差分线的gap为5.5?把min line spcing设置一下

说明差分没有应用到你的差分规则

最小线间距需要修改。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:求大神给我解答一下摄像头模块母头的规格型号
下一篇:ALLEGRO16.3 分配了特殊网络规则的网络和默认规则网络之间的设置

PCB设计培训课程推荐详情>>

  网站地图