• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 差分对内等长误差太大如何处理?

差分对内等长误差太大如何处理?

录入:edatop.com     点击:
     差分对内等长误差较大时怎么处理比较好?     例如1.5G差分信号,对内等长误差达到100mil,如何处理?
     习惯新将对内等长做到10mil以内,但是误差较大之后起太多小包又担心影响差分耦合效果?
     还请各位指点一二,不甚感激!在线等!

大神呢?

不管多高速率的板子,我们做的时候都不会像你这样误差这么大,我们最大是5mil,一般都做到2mil,上G以后都是1mil的误差

你们是做什么产品?华为高速背板一般都只做5mil内,可能每家公司甚至每个人的做法要求都不一样。像你们上G的速率要求做到1mil,请问有什么依据吗?

没什么依据,首先既然为差分信号,那么信号肯定要求要同步的,这样的话误差100,mil左右就没有走差分的意义,第二,我们不管做军品还是民品误差最大都是5mil,没有比这个大的,我司规范要求建议做到2mil,最大5mil

我们做的也都是5mil

我们是2mil

如果你们碰到一对差分走线对内误差为50mil,你们采取哪种绕线方式使误差缩小为2mil呢?请指教。

和平时绕对内方法一样,鼓小包,在差的多的一段绕长点,在另一端也绕一些,差50算是少的,带航插的板子差100多接近200都很常见

我们5G差分信号,等长约束到4~5mil,跑得稳稳的。10mil感觉有点大,5mil差不多。约束太小也不好。

多谢指教!

我只是比较好奇你是怎么走线才会把差分线走成对内差100MIL

不管怎样的差分  误差肯定越小越好了   正常5MIL这个大家都能接受
有些对内误差较大的 没办法只能鼓小包了    就是有点太丑   

差分走线距离越远,拐的弯越多,等长误差就会越大;另外BGA外层1-2排差分出现会造成差分误差较大。

嗯,是的!大家都希望差分零误差最好!
但是如果说差分误差在30mil内不会影响差分信号质量的话,
我们为什么还要费劲去把它做到5mil甚至是2mil,
况且绕线时起的拐角也会对差分耦合造成影响......

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:导出位置信息的疑问。
下一篇:想要把assign net设置为快捷键,语句该怎么写?求解,谢谢.

PCB设计培训课程推荐详情>>

  网站地图