关于差分等长绕线方式，请大家一起讨论一下！

前面发了一个帖子请教差分对内等长处理方式，也有很多同行热心回复，大家都希望差分零误差最好！
但是心中还是感觉很疑惑：
如果说在一定速率内差分误差在30mil内不会影响差分信号质量的话，
我们为什么还要费劲去把它做到5mil甚至是2mil，
况且绕线时起的拐角也会对差分耦合造成影响，
这又涉及到绕线方式......

希望大家踊跃参与讨论关于差分对内等长处理方式的问题：
比如：1、差分速率与差分可接受的等长误差的关系，可能也不会有人专门为了这个问题去做仿真测验，但是应该会有等差误差超过10mil、20mil而差分信号却没有信号质量问题的例子吧?
         2、差分绕线分段等长or整体等长，有时候遇到BGA表层直接出线到两个阻抗匹配电阻，由于从BGA出线的管脚一前一后，会造成               40mil左右的误差，这个怎么处理较好?
         3、绕线方式，如果误差太大如何处理?小范围大包?大范围小包?
         4、差分线时序和阻抗匹配哪个更重要?

可能问题有点低级，还望大家指教！
   

这个与接口类型，速率等，都有关系，而且不同的人也有不同的习惯，误差在5mil，或者2mil，当然好，但是allegro貌似小于3mil就不好调整了，不是大了就是小了，如果30mil可以的话，也不一定非要改成5mil,2mil,最终取决于你的习惯，好比1W的电脑比3000的电脑性能好，但你一定买1W的电脑吗?差分对，比如LVDS线，就算PCB上完全等长，你看看LVDS线缆，这个误差还是比较大的，还有HDMI线缆，也是有误差的，要知道30mil，连1mm都不到，你看看买的那些线缆，很少能做到这么严格吧?还有100M网线，1-2差分对，3-6差分对，可是3-6引脚离得相当远，这误差也超过30mil了，不等长，也可以正常使用的。

其实不光是线宽和间距(就是绕线)会影响差分耦合

这个问题就要看你怎么想了

严重同意！
我们的产品速率也会上G，有时候误差达到6、70mil，等长不好做的时候就控制在30mil内，也不会有问题。
关于100M网口，我碰到过一次没做等长的出问题了，改板做完等长就好了，这个就很奇怪！后来网口差分都做等长了...

还有呢?

我就想知道你是怎么想的。

1、忽略 2、那里缺，在那里补，BGA内部无法补得话，一处BGA就开始补；3、大范围小包，要比小范围大包好，最好想点办法不要在整条线路上都是包；4/；时序相对阻抗要重要一些

我也想问是分段等长还是整体等长比较好

照大家的意思是分段等长比较好

嗯嗯嗯