• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > HDL原理图导网表问题

HDL原理图导网表问题

录入:edatop.com     点击:
麻烦请教下大神,硬件用16.3版本画的原理图,设计用的版本是16.6,原理图导网表怎么导不了,难道是版本问题吗?

附上问题截图


难道不是版本问题吗?

打开hdl,,原理图会update.

是不是没有archive? 可以试试直接导netlist

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:DDR SDRAM绕等长
下一篇:有什么检查Soldermask的好办法么?

PCB设计培训课程推荐详情>>

  网站地图